Family list
1 family member for: JP8095083

Derived from 1 application

LIQUID CRYSTAL DISPLAY DEVICE

Inventor: SHIBATA SUSUMU; TAKAHASHI

MORIYOSHI

EC:

Applicant: MITSUBISHI ELECTRIC CORP; ASAHI

GLASS CO LTD

IPC: G02F1/136; G02F1/133; G02F1/1368 (+3

Publication info: JP8095083 A - 1996-04-12

Data supplied from the esp@cenet database - Worldwide

# LIQUID CRYSTAL DISPLAY DEVICE

Patent number:

JP8095083

**Publication date:** 

1996-04-12

Inventor:

SHIBATA SUSUMU: TAKAHASHI MORIYOSHI

Applicant:

MITSUBISHI ELECTRIC CORP; ASAHI GLASS CO LTD

Classification:

- International:

G02F1/136; G02F1/133; G02F1/1368; G02F1/13;

(IPC1-7): G02F1/136; G02F1/133


- european:


Application number: JP19940226750 19940921 Priority number(s): JP19940226750 19940921

Report a data error here

# Abstract of JP8095083

PURPOSE: To decrease wiring resistance, reduce brightness gradient in the lateral direction and crosstalk in the lateral direction. and provide uniform display characteristic, by making gate wiring into double layer construction. CONSTITUTION: In the crossing part of a gate wiring 1 and a source wiring 2, a gate electrode 1a as a scanning signal electrode is projected from the gate wiring 1 toward a picture element territory. The gate electrode 1a is constituted by piling two sheets, a conductive film 1b made of Al or Al alloy and a conductive film 1c made of Cr, and interposing an insulating film 4 thereon. Further, a source electrode 2a as a display signal electrode is arranged on the a-Si layer 5 on the insulating film 4 while the one part is overlapped on the gate electrode 1a, from the source wiring 2 similarly into the picture element territory. In this way, by making the gate wiring 1 and the gate electrode 1a into a double layer construction with conductive films 1b, 1c, gate wiring resistance can be decreased and the distorsion of gate pulse voltage can be restrained.





Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平8-95083

(43)公開日 平成8年(1996)4月12日

(51) lnt. Cl. 6

識別記号

G02F 1/136

500

1/133

550

審査請求 未請求 請求項の数3 OL (全7頁)

(21)出顧番号

(22)出籍日

特顧平6-226750

平成6年(1994)9月21日

(71)出願人 000006013

FΙ

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(71)出顧人 000000044

旭硝子株式会社

東京都千代田区丸の内2丁目1番2号

(72)発明者 柴田 晋

熊本県菊池郡西合志町御代志997番地 株

式会社アドバンスト・ディスプレイ内

(72)発明者 高橋 盛毅

熊本県菊池郡西合志町御代志997番地 株

式会社アドバンスト・ディスプレイ内


(74)代理人 弁理士 高田 守 (外4名)

## (54) 【発明の名称】液晶表示装置

#### (57)【要約】

【目的】 ゲートパルス電圧V』の歪みを低減することで横方向輝度傾斜、横方向クロストークを低減させ、均一な表示特性を得る。

【構成】 ゲート電極がゲート配線に接続され、ソース 電極がソース配線に接続されている薄膜トランジスタの 前記ゲート配線及びゲート電極を2層構造にしてその抵 抗を低減し、ソース電圧とゲートパルス電圧とのカップ リングによるゲートパルス電圧の歪みを抑制する。



1 a:ゲート電径 1 b:1 c:導電機 2 a:ソース電径 3 a:ドレイン電径 4 :絶象膜

2

#### 【特許請求の範囲】

【請求項!】 複数の走遊信号線及び複数の映像信号線が交差して配設されたマトリクス配線と、このマトリクス配線の交差点近傍に設置された薄膜トランジスタと、前記薄膜トランジスタを介して前記映像信号線に夫々接続され、液晶層を挟んでその一側に位置する画素電極及び他側に位置する対向電極とを備えた液晶表示装置において、

ŧ

前記走査信号線を、その抵抗を低減すべく複層構造としたことを特徴とする液晶表示装置。

【請求項2】 走査信号線は、第1層目をAI又はAI合金 膜、第2層目をCr膜で構成した複層構造としたことを特 徴とする請求項1記載の液晶表示装置。

【請求項3】 複数の走査信号線及び複数の映像信号線が交差して配設されたマトリクス配線と、このマトリクス配線の交差点近傍に設置された薄膜トランジスタと、前記薄膜トランジスタを介して前記映像信号線に夫々接続され、液晶層を挟んでその一側に位置する画素電極及び他側に位置する対向電極とを購えた液晶表示装置において、

前記走査線に出力される走査信号パルス用電源回路の出 力抵抗を略奪としたことを特徴とする液晶表示装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は走査信号を入力する走査 線と、表示信号を入力する信号線との各交差点に能動素 子として薄膜トランジスタを配したアクティブマトリク ス型の液晶表示装置に関する。

### [0002]

【従来の技術】図7は従来の能動素子として薄膜トラン 30 ジスタを用いた液晶表示装置 (TFT-LCD と略称す) における一画素分の等価回路図である。液晶表示装置は液晶層を少なくとも一方が透明な一対の基板間に挟み、透明な一方の基板上に複数のゲート配線1,1…が所定の間隔で横向き平行に、また複数のソース配線2,2…が所定の間隔で縦向き平行に全体としてマトリクス型をなすよう配設され、各枡目毎に画素電極を配して夫々1個の画素部が構成されている。他方の基板にはコモン電極CO が配設されている。各ゲート配線1,1…の同側の一端は共通線にて出力抵抗R。。 (40Ω程度)を介してゲ 40 ートパルス電源回路9に接続されている。

【0003】ゲート配線1,1…と前記各ソース配線2.2…との各交差部近傍には薄膜トランジスタTFTが配設されている。薄膜トランジスタTFTはそのゲート電機がゲート配線1に、またソース電極はソース配線2に、更にドレイン電極は画素容量Caaを介在させて前記コモン電極COMに接続されると共に、蓄積容量Caaを介して他のゲート配線1に接続されている。

【0004】その他C,,はゲート・ソース電極間寄生容量、C,,はゲート・ドレイン電極間寄生容量、C,,はソ 50

ース・ドレイン電極間寄生容量、C. はソース配線・ゲート配線間容量、C<sub>\*</sub>、はゲート配線・ソース電極間容量、C<sub>\*</sub>、はソース配線・コモン電極間容量である。

【0006】このような液晶表示装置にあってはソース配線2を介してソース電極にソース電圧V。を印加すると共に、ゲート電極にゲート配線1を介してゲートバルス電圧V。を順次出力することで各薄膜トランジスタTFTを放電させ、また保持状態とすることで線順次走査が行なわれ、同時にコモン電極COMにコモン電圧V...を10 印加することで駆動させる。

#### [0006]

【発明が解決しようとする課題】ところでこのような従来の液晶表示装置にあっては、1水平走査時間出毎にソース電圧V。の極性を反転させるゲート・ライン反転方式でノーマリホワイトモードの駆動を行なわせると、ゲートバルス電圧V。の入力端から表示領域が遠ざかるに従って、表示パネルにおける表示輝度が上昇する、所謂横方向輝度傾斜が発生する。また表示パネルに中間調のバックグランドに、黒又は白のパターンを表示すると表で類域間において表示輝度に差が生じる、所謂横方向クロストークも発生するという問題があった。

【0007】図8はTFT-LCE における横方向輝度傾斜を示すための表示パネル10の説明図であり、図中 a は表示パネル9におけるゲートパルスの入力端に最も近い表示領域、b はゲートパルスの入力端から最も遠い表示領域を示している。図8においてゲートパルス入力端に近い表示領域 a から表示領域 b 方向へ遠ざかるに従って、ゲート配線1に沿って液晶画素に加わる実効電圧V、バが低下し、表示輝度が上昇する現象が横方向輝度傾斜である。輝度傾斜率 r L s は17.6%程度である。

【0008】図9は同じくTFT-LCD における横方向クロストークを示すための表示パネル10の説明図であり、全体が中間調で表示している領域の中央部に黒ウィンドウパターンを表示している。図中aはゲートパルスの入力端に最も近い表示領域、bはゲートパルスの入力端から最も遠い表示領域、c は各走査線上で全ての画素が中間調を表示している領域の中でゲートパルスの入力端に最も近い表示領域、d は各走査線上の全ての画素が中間を表示している領域の中でゲートパルスの入力端から最も違い表示領域を失々示している。図9において表示領域a, c の間、表示領域b, d の間の表示輝度に差が生じる現象が横方向クロストークである。

【0009】横方向輝度傾斜の原因は通常ゲートパルス電圧V。の遅延と考えられ、また横方向クロストークの原因はソース電圧の極性反転のため、コモン電圧V。。がカップリングの影響を受け、薄膜トランジスタTPTがオフになる瞬間のコモン電圧V。。の変動量 Δ V。。だけ実効電圧V。,が減少することによると考えられている。

【0010】ただ図9における表示領域aにおけるクロ

ストーク電圧AV。と表示領域bにおけるクロストーク 電圧 AVa とが異なること、また表示領域 a におけるク ロストークは目視では殆ど問題とならないレベルである のに対し、表示領域はでは顕著な横方向クロストークが 認められる。つまりコモン電圧の変化ΔV... による実 効電圧V... の低下は十分抑制されているにもかかわら ず、ゲートパルス電圧V。の入力端から違い領域で横方 向クロストークが発生していることから、横方向輝度傾 斜と同様にゲートパルス歪みも横方向クロストークの原 因の一つとなっていると考えられる。

【0011】図9はゲート・ライン反転方式の液晶表示 装置におけるソース電圧波形 (図9(a))、コモン電圧波 形(図9(b))、ゲートパルス波形(図9(c),(d))を示す 波形図である。ソース電圧の極性反転によりゲートパル ス電圧V。が図7に示す出力抵抗R。。、ゲート配線抵 抗 r 。、TFI のゲート・ソース電極間寄生容量 C 。等の カップリングの影響を受けて、図9(c) に示す表示領域 aでのゲートパルス波形と比較して表示領域bでのそれ が著しく歪んでいることが解る。

【0012】本発明はかかる事情に鑑みなされたもので 20 あって、その目的とするところはこのようなゲートバル スの歪みを軽減することで横方向輝度傾斜及び横方向ク ロストークを低減させ、均一な表示特性を得られるよう にした液晶表示装置を提供するにある。

## [0013]

【課題を解決するための手段】第1の発明に係る液晶表 示装置は、複数の走査信号線及び複数の映像信号線が交 差して配設されたマトリクス配線と、このマトリクス配 線の交差点近傍に設置された薄膜トランジスタと、前記 薄膜トランジスタを介して前記映像信号線に夫々接続さ 30 れ、液晶層を挟んでその一側に位置する画素電極及び他 側に位置する対向電極とを備えた液晶表示装置におい て、前記走査信号線を、その抵抗を低減すべく複層構造 としたことを特徴とする。

【0014】第2の発明に係る液晶表示装置は、その走 査信号線を、第1層目をAI又はAI合金膜、第2層目をCr 膜で構成した複層構造とすることで抵抗が低減されるこ とは勿論、作業性、耐久性が向上する。

【0015】第3の発明に係る液晶表示装置は、複数の 走査信号線及び複数の映像信号線が交差して配設された 40 マトリクス配線と、このマトリクス配線の交差点近傍に 設置された薄膜トランジスタと、前記薄膜トランジスタ を介して前記映像信号線に夫々接続され、液晶層を挟ん でその一側に位置する画素電極及び他側に位置する対向 電極とを備えた液晶表示装置において、前記走査線に出 力される走査信号パルス用電源回路の出力抵抗を略奪と したことを特徴とする。

## [0016]

【作用】第1の発明にあっては、走査線を多層構造に構

号とのカップリングに起因する走査信号歪みを抑制し得 る。第2の発明にあっては、これによって簡単な構造で 抵抗を容易に低減し得る。第3の発明にあっては、走査 線に出力される走査信号パルス用電源回路の出力抵抗を 略0とすることで、走査信号歪を抑制し得る。

#### [0017]

【実施例】以下本発明をその実施例に基づき具体的に説 明する。

(実施例1) 図1は本発明に係る液晶表示装置の1画素 0.1 分の模式的平面図、図2は図1の!!-!!線による断面図 である。図中1は走査信号線であるゲート配線、2は映 **像信号線であるソース配線を示している。複数のゲート** 配線1(図面には1本のみ表われている)は相互に所定 の間隔を隔てて縦向き平行に、また複数のソース配線2 (図面には1本のみ表われている) は相互に所定の間隔 を隔てて横向き平行に夫々図示しないアレイ基板上に全 体としてマトリクス型をなすよう配設され、その各枡目 毎に液晶表示画素領域が形成され、ここに画素電極3が 配設されている。

【0018】ゲート配線1、ソース配線2の交差部分に はゲート配線1からは画素領域内に向けて走査信号電極 であるゲート電極laが張り出されている。ゲート電極la はAI又はAI合金製の導電膜lb、Cr製の導電膜lcを2枚重 ねて構成され、その上に絶縁膜4を介在させてある。ま たソース配線2からは同じく画素領域内に向けて前記絶 縁膜4上のアモルファスシリコン(a-Si)層5上に表 示信号電極であるソース電極2aがその一部を前記ゲート 電極1a上にオーバラップさせる態様で配設されている。

【0019】画素電極3は各画素領域内にゲート配線 1、ソース配線2と非接触の状態で前記絶縁膜4上に配 設されており、その一部と接続し、前記ゲート電極laに オーバラップさせる態様でドレイン電極3aが設けられて いる。これによって前記ゲート電板la、ソース電板2a、 ドレイン電極3a及びアモルファスシリコン (a-Si) 層 5にて薄膜トランジスタTFT が構成されている。

【0020】ゲート配線1及びゲート電極laを図2に示 す如く導電膜1b,1c の2層構造とすることでゲート配線 抵抗 r。(図7参照)が低下し、ゲートパルス電圧 V。 の歪みを抑制し得る。導電膜Ib.1c の材料としてはAI. Crを用い、Cr導電膜IcとAl導電膜Ibとの膜厚比を3:1 としてAI又はAI合金導電膜1b上にCr導電膜1cを積層して

ある。ちなみにAl導電膜1bの比抵抗をCr導電膜1cの約1 /5とすることで配線幅を従来と同じにしても配線抵抗 R。を2.7kΩに低減し得る。なお従来の如くCr導電膜の みで図7に示すゲート配線1及びゲート電極を構成した 場合のゲート配線 1 本当たりの配線抵抗は7 kΩ程度で ある。ここに配線抵抗はゲート配線抵抗 r。×横方向画 素数で与えられる。

【0021】図3は図8に示す表示領域bでのゲートパ 成してその抵抗を低下させることで、表示信号と走査信 50 ルス電圧V。の波形図であり、横軸に水平走査期間を、

また縦軸にゲートパルス電圧(V)をとって示してあ る。グラフ中破線が実施例1の、また実線は従来装置に おける夫々表示領域aの波形を示し、また一点鎖線は従 来装置における表示領域もの波形である。

【0022】図3から明らかな如く配線抵抗R。=2.7k Ωの実施例 I の場合、表示領域 b でのゲート電圧歪みは 従来装置の表示領域 a でのゲートバルス電圧 V. 歪みと 略同等のレベルにまで抑制されているのが解る。つまり 実施例1の場合、表示領域bでのゲート電圧歪みによる 実効電圧V.11の減少量は従来の表示領域aでのゲート 電圧歪みによる実効電圧 V... の減少量と略同等レベル にまで低減されることとなる。

【0023】図4はゲート配線1の他の態様を示す拡大 断面図であり、図中1dはA1配線、leはCr配線を示してい る。Al配線1dは断面矩形をなし、一方Cr配線1eはこのAl 配線の上面及び両側面にわたってこれを覆う態様でその 表面に密着させて形成されている。ちなみに

ゲート配線長:19.2cm

Cr配線幅 : 20 mm

Al配線幅 :  $14 \mu$  m

Cr配線摩 : 0.3 um

A1配線厚 : 0.1 µm

とすると、抵抗率はCr配線:20μΩ·cm、Al配線:4μ Ω・cmであった。なおゲート配線長19.2cm、幅20μm、 厚さ 0.3μm のCr配線のみで構成した場合の抵抗率は20  $\mu\,\Omega$ ・cmであった。この結果、R。を従来装置では9.6k Ωであったのが、2.1kΩにまで低減出来ることが確認出 来た。

【0024】 (実施例2) この実施例2にあっては図2 に示した絶縁膜4全体の厚さを2倍にする。他の構成は 30 実施例1のそれと同じである。このような実施例2にあ っては従来装置におけるゲート・ソース電極間の寄生容 量C...を0.1pF とするとこれを0.05pFに低下させ得る。 実施例2と従来装置とにおけるゲートパルス電圧波形を 図5に対比して示す。図5は横軸に水平走査期間を、ま た縦軸にゲートパルス電圧V。をとって示してある。グ ラフ中実線は実施例2での表示領域bの、また破線は従 来装置での表示領域αの、また一点鎖線は表示領域bで のゲートパルス電圧を示している。

【0025】図5から明らかな如く実施例2の場合にお 40 ける表示領域もでのゲートパルス電圧歪みは従来装置で の表示領域aと同等のレベルまで抑制されている。つま り表示領域りでのゲートパルス電圧歪みによる実効電圧 Verr の減少量は従来装置の表示領域 a でのゲートバル ス電圧歪みによる実効電圧Verrの減少量と略同等レベ ルで低減されている。このような実施例2にあっては絶 縁膜4全体の厚さを2倍にすることでゲート・ソース電 極間の寄生容量が低下し、ゲートパルス電圧とソース電 圧とのカップリングにより起きるゲートパルス電圧の歪 みを抑制し得る。

【0026】(実施例3)この実施例3ではゲート電極に 出力されるゲートバルス用電源回路9の出力抵抗R... を従来の40Ωであったのを0Ωとする。即ち出力抵抗R ... を可及的に0に近づける。これを図6に示す等価回 路を参照して説明する。図7においては各ゲート配線1 の一端は共通線に接続され出力抵抗 R.... を介してゲー トパルス用電源回路9に接続されている。このローレベ ル電源系における出力抵抗R... を40から 0 Ωに低下さ せる。このような実施例3と従来装置との表示領域aで

のゲート・ソースタイミング tas と Δ Vaa との関係を図

【0027】図6は機軸に t., (μs)を、また縦軸にV 。 (V) をとって示してある。グラフ中〇印、口印は実 施例3における黒ウィンドウパターン、白ウィンドウパ ターンの、また●印、黒四角印は従来装置における黒ウ インドウパターン、白ウィンドウパターン (R., : 40 Ω) の結果を示している。このグラフから明らかな如く R. の低下によりいずれの t.. の範囲においても実施例 3は従来装置よりも格段にΔV。。が低減され、横方向ク 20 ロストークが軽減されることが解る。

[0028]

6に示す。

【発明の効果】第1の発明にあってはゲート配線を複屬 構造とすることで配線抵抗が低下し、走査信号の入力端 から離れることに伴うゲートパルス電圧V。の歪みは大 幅に抑制され、これに伴う実効電圧の減少量が低減さ れ、横方向輝度傾斜及び横方向クロストークを低減出 来、均一な表示特性を得られる。

【0029】第2の発明にあってはAI又はAI合金製の導 電膜とCr製の導電膜とを重ね合わせた2層構造とするこ とで低抵抗を実現出来ると共に、作業性、耐久性も向上

【0030】第3発明にあっては走査線に出力される走 査信号パルスの発生回路の出力抵抗を略 0 とすること で、走査信号歪みを抑制し、同様に横方向輝度傾斜、横 方向クロストークを低減させる均一な表示特性が得られ る。

#### 【図面の簡単な説明】

【図1】 本発明に係る液晶表示装置の一面素の部分配 線構造を示す平面図である。

【図2】 図1のII-II線による拡大断面図である。

【図3】 実施例1と従来装置との表示領域 a, b 夫々 におけるゲートパルス電圧波形を示す波形図である。

【図4】 ゲート配線の他の例を示す拡大断面図であ

【図5】 実施例2と従来装置との表示領域 a, b 夫々 におけるゲートパルス電圧波形を示す波形図である。

【図6】 実施例3と従来装置とのt。」とAV。, との関 係を示すグラフである。

【図7】 従来装置における一画素分の等価回路図であ

7

【図8】 液晶表示画面の説明図である。

【図9】 液晶表示装置の他の表示態様を示す説明図である。

【図10】 表示領域 a とりとでのソース電圧波形、コモン電圧波形、ゲートパルス波形を示す波形図である。 【符号の説明】 1 ゲート配線、2 ソース配線、3 國素電極、1a ゲート電極、1b AI又はAI合金製の膜、1c Cr製の膜、2a ソース電極、3a ドレイン電極、4 絶縁膜、5 アモルファスシリコン層、8 基板、9 ゲートパルス用電源回路。

【図1】 【図2】 ٧s 5 - 2 TFT ٧g  $\Pi_{\dagger}$ 1 c 16 ì a la:ゲート電極 lb,lc:導電膜 1:ゲート配線 2:ソース配線 3:資業機構 3 a: ドレイン電信 4 : 絶縁膜 5:アモルファスシリコン層 [図4] [図3] 20 15 l d  $Rs=2.7 k\Omega$ , Cas=0.1 pF. 表示領域 bのV s波形 Rs=7k0, Css=0.1pF, 表示領域 aのV s波形 10 【図8】 3 5 Rs=7kQ.Css=0.1pF. 表示領域bのVs波形 10 0 -5 -10 -15 L 2 3 水平走查時間

> 10:LCDパネル a:ゲートパルス入力端に

要も近い表示領域 b:ゲートパルス入力館に 最も遠い表示領域

